工研院(ITRI)日前結合力晶、南亞、矽品、茂德、漢民、旺宏、巴斯夫(BASF)、布魯爾科技等9家半導體業者，共同成立了「先進堆疊系統與應用研發聯盟(Advanced Stacked-System Technology and Application Consortium，Ad-STAC)」，期望建構一個跨產業的立體堆疊晶片研發平台。
“從現在起的4~5年內，聯盟將陸續投入約20億新台幣的資金來挹注相關研發，”工研院電光所所長兼Ad-STAC聯盟會長詹益仁表示。工研院目前為Ad-STAC聯盟投注了約50名研發人力，未來還將視需求逐漸增加。
在Ad-STAC成立前，工研院已針對3D晶片進行了5年的研究工作，而且已取得了10項專利。據工研院電光所構裝技術組組長駱韋仲表示，其專利佈局主要針對整體構裝方面，“這是最有價值的部份。”
“我們正在試製一個20顆晶片堆疊的產品，”駱韋仲透露。不過，這個堆疊晶片僅是實驗用途，用於驗證其構裝、可靠性、散熱等方面的開發能力。至於該聯盟與參與廠商何時能推出具體產品，詹益仁透露，大約在明年下半年，即可見到初步成果。
3D構裝晶片並不是新概念，全球主要的晶圓及半導體廠商都早有相關開發計畫，但缺乏開發工具一直最難跨越的挑戰之一。“要將晶片堆疊起來並不難，但要讓它們都能順利工作，還需要很多努力，”駱韋仲指出，從工具角度來看，“非常缺乏發展3D晶片的工具。”他表示，現階段許多開發工作都是用2D工具完成的，因此，在許多部份仍需要手動設計。
以往晶片整合多為2D平面的整合，如SoC及系統級封裝(SIP)。3D IC則是晶片立體堆疊的整合模式，它必須讓不同功能性質，甚至不同基板的晶片，自各應用最合適的製程分別製作後，再利用矽穿孔(Through-Si Via，TSV)技術進行立體堆疊整合。
理論上，這種做法可縮短金屬導線長度及連線電阻，並減少晶片面積，具有體積小、整合度高、效率高、耗電量及成本更低的特點，能符合數位電子輕薄短小發展趨勢要求。
也因此，目前包括多核心處理器、記憶體、固態驅動器(SSD)等應用，都被視為可從3D晶片技術獲得更高價值的應用。智旺電子總經理徐清祥即指出，在行動應用中，SSD將比大容量硬碟更具優勢。隨著製程技術演進，並透過採用3D IC技術，下一步將開發採用32nm的30GB固態驅動器產品。
Ad-STAC聯盟將提出多種產品作為技術開發的平台，初期將由工研院主導，提供3D IC驗證平台，讓會員廠商進行設計、驗證、製程及測試，並針對上中下游廠商對系統設計的需求，從IC設計至封裝等進行整合，未來將統整異質晶片之需求，與業界共同成立記憶體、感測元件、邏輯系統等SIG(Special Interest Group)計畫。預計3年後由工研院與業界共同進行合作開發3D IC技術開發。
作者：鄧榮惠 / 電子工程專輯
留言列表
